典型MOSFET制造工艺流程示意图
最新推荐文章于 2025-07-25 03:41:14 发布
原创
最新推荐文章于 2025-07-25 03:41:14 发布
·
1.7w 阅读
·
7
·
52
·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：
#制造
模拟MOS专栏
同时被 2 个专栏收录
13 篇文章
订阅专栏
MMIC
4 篇文章
订阅专栏
本文详细解析了半导体器件的工艺流程，包括硅片处理、氧化物隔离、阱注入、晶体管制作（MIS结构和分步掺杂）、电极形成及钝化，最后到成品NMOS或PMOS晶体管的完成。
摘要生成于
C知道
，由 DeepSeek-R1 满血版支持，
前往体验 >
复旦大学姜玉龙的课程-半导体器件（截图，图中有的红点是鼠标）
下面将阐述这个工艺过程。
硅片基底，假设厚度800um，实际上只有上表层有用大概10um厚度左右
然后填充氧化物，用来隔离
然后进行阱注入，可以选择两边分别注入N阱或者P阱。从而隔开NMOS和PMOS。
做晶体管，大面积氧化，MIS，用重掺杂的多晶硅，然后进行刻蚀，得到下面的图。
常规的晶体管只有一个源和漏，为了减轻现在晶体管横向变小后造成的电场过强的问题，热电子现象很明显，为了使得电场强度降下来，就得使得源和漏的掺杂降低，在PN结里，耗尽层一般是在轻掺杂那边，重掺杂那边不承担什么电压。换句话说，相同的电压，如果把PN结两边电压降低，那么他的峰值电场一定是下降的，相当于耗尽层电场降低。常规都是N+PN+，所以直接原来的掺杂降低，但是电阻大，也不行，不能把导通的压降都放在源和漏上，一定要在沟道区有有效的压降，所以可以分两步，先低掺杂然后再高掺杂。
下图，先进行浅注入，
然后在上面填充一层SiN或者Si02，进行定向刻蚀耗掉奠基厚度。旨在纵向方向刻蚀，左右刻不光，最后就会使得栅极两边留下边墙，是绝缘体将栅极保护起来。
然后重掺杂，自对准，不需要光刻了，例如Nmos，就是N+的栅、漏和源。这样就得到了源、漏和栅极。下图中的灰色部分为真正起作用的源级和漏极，但由于其是浅掺杂，电场被有效降低，可以缓解热电子效应。
然后做电极，把源漏栅引出来。
用硼磷硅玻璃封住，使器件钝化
磨平，CMP机械抛光
开洞，得到一个典型的NMOS或者PMOS晶体管。